收录 2026-09-22

数字前端/中端工程师-SOC/ILAKEN/PCIE/DDR/DSP/CFG/CMAC/数模混合

数字IC设计工程师-SOC方向 岗位职责: 1.负责 SoC 复杂数字模块的 RTL 设计、优化、集成与仿真,包括 CPU 子系统、DDR 控制器、高速接口、低功耗控制单元等模块,确保设计在面积、时序、功耗等方面满足项目目标。 2.参与芯片架构及模块级微架构定义,完成模块规格说明书、接口协议、时序约束及相关设计文档编写。 3.负责制定并维护模块级设计约束,包括 SDC 约束、时钟/复位规划、低功耗约束等,配合综合、STA 及后端团队完成 PPA 目标收敛。 4.参与 DFT、低功耗、可测性及可实现性方案设计,协同验证、后端、DFT 等团队完成模块集成和问题定位。 5.配合 FPGA 原型验证、系统验证及硅后验证团队,完成相关模块交付、调试支持及问题分析。 6.持续优化 RTL 代码质量、模块性能和设计流程,保障设计交付质量与项目进度。 任职要求: 1. 全日制研究生及以上学历,微电子、集成电路、电子信息、自动化、通信工程、计算机等电子信息相关专业,功底扎实。 2. 精通数字电路原理、计算机组成、集成电路设计基础,熟悉SoC整体架构,完整理解数字IC从设计到量产的前端核心流程。 3.

所属企业
芯慧微电子(山东)有限公司
截止时间
2026-10-10
招聘批次
2027秋招
企业性质
-
2027秋招Verilog数字电路芯片

招聘公告与岗位信息

  • 所属企业:芯慧微电子(山东)有限公司

  • 招聘批次:2027秋招

  • 截止时间:2026-10-10

  • 学历要求:硕士

  • 工作地点:上海

  • 发布时间:2026-08-24

招聘方向

数字前端/中端工程师-SOC/ILAKEN/PCIE/DDR/DSP/CFG/CMAC/数模混合

投递提示

点击右侧「立即投递」前往官方网申渠道;投递前请核对岗位、城市与截止时间。

说明:以上内容依据原始公告字段整理,完整信息以官方公告原文(job)为准。

截止时间:2026-10-10

招聘流程

2026-08-24
公告发布
2026-10-10
截止

截止时间:2026-10-10

进行中
网申/投递

点击右侧「立即投递」前往官方网申渠道。

投递建议

原文复核

在正式投递 芯慧微电子(山东)有限公司 前,建议回到原始招聘公告再次核对投递渠道、截止时间、城市范围和学历要求,尤其留意图片中的补充说明。

投递节奏

如果你同时在看多条校招,建议先处理与 芯慧微电子(山东)有限公司 匹配度最高、时间要求最明确的岗位,再做海投扩展,避免在信息不完整的职位上投入过多时间。

简历取舍

准备 芯慧微电子(山东)有限公司 相关简历时,优先保留和岗位关键词、业务方向、目标城市最相关的经历,弱相关内容可以下沉到后半部分。

常见问题 FAQ

投递芯慧微电子(山东)有限公司校招前最应该先看什么?

建议先看 4 件事:岗位方向是否匹配、城市是否可接受、学历和毕业时间是否符合、投递截止时间是否紧张。如果这 4 项都大致匹配,再花时间优化简历和准备笔面试,投入产出会更高。