民企收录 2026-09-22
数字IC后端设计
1. 主导芯片从RTL到GDS全流程设计，涵盖Floorplan、PowerPlan、CTS、Postroute等关键环节，保障设计流程顺畅推进。 2. 开展物理验证、形式验证工作，基于CPF/UPF执行lower power检查，精准完成功耗分析，确保芯片低功耗设计目标达成。 3. 负责静态时序分析及IR、EM的signoff工作，为芯片性能与可靠性筑牢基础。
所属企业
联芸科技
截止时间
2028-09-17
招聘批次
-
企业性质
民企
PerlVerilog数字IC后端设计
招聘公告与岗位信息
所属企业：联芸科技
招聘批次：社招/日常
截止时间：2028-09-17
工作地点：杭州
发布时间：2026-08-17
招聘方向
数字IC后端设计
投递提示
点击右侧「立即投递」前往官方网申渠道；投递前请核对岗位、城市与截止时间。
说明：以上内容依据原始公告字段整理，完整信息以官方公告原文（job）为准。
截止时间：2028-09-17
招聘流程
2026-08-17
公告发布
2028-09-17
截止
截止时间：2028-09-17
进行中
网申/投递
点击右侧「立即投递」前往官方网申渠道。
投递建议
原文复核
在正式投递 联芸科技 前，建议回到原始招聘公告再次核对投递渠道、截止时间、城市范围和学历要求，尤其留意图片中的补充说明。
投递节奏
如果你同时在看多条校招，建议先处理与 联芸科技 匹配度最高、时间要求最明确的岗位，再做海投扩展，避免在信息不完整的职位上投入过多时间。
简历取舍
准备 联芸科技 相关简历时，优先保留和岗位关键词、业务方向、目标城市最相关的经历，弱相关内容可以下沉到后半部分。
常见问题 FAQ
投递联芸科技校招前最应该先看什么？
建议先看 4 件事：岗位方向是否匹配、城市是否可接受、学历和毕业时间是否符合、投递截止时间是否紧张。如果这 4 项都大致匹配，再花时间优化简历和准备笔面试，投入产出会更高。